期刊文献+
任意字段
题名或关键词
题名
关键词
摘要
作者
第一作者
机构
刊名
分类号
参考文献
作者简介
基金资助
栏目信息
共找到3,456篇文章
< 1 2 … 173 >
每页显示 20 50 100
已选0条
引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
显示方式：
A New Design Method for Variable Digital Filter Based on Field Programmable Gate Array(FPGA) 认领 引用 被引量：2
1
作者 胡文静 仇润鹤 李外云 《Journal of Donghua University(English Edition)》 EI CAS 2012年第2期193-196,共4页
In order to obtain variable characteristics,the digital filter's type,number of taps and coefficients should be changed constantly such that the desired frequency-domain characteristics can be obtained.This paper ... In order to obtain variable characteristics,the digital filter's type,number of taps and coefficients should be changed constantly such that the desired frequency-domain characteristics can be obtained.This paper proposes a method for self-programmable variable digital filter(VDF) design based on field programmable gate array(FPGA).We implement a digital filter system by using custom embedded micro-processor,programmable finite impulse response(P-FIR) macro module,coefficient-loader,clock manager and analog/digital(A/D) or digital/analog(D/A) controller and other modules.The self-programmable VDF can provide the best solution for realization of digital filter algorithms,which are the low-pass,high-pass,band-pass and band-stop filter algorithms with variable frequency domain characteristics.The design examples with minimum 1 to maximum 32 taps FIR filter,based on Modelsim post-routed simulation and onboard running on XUPV5-LX110T,are provided to demonstrate the effectiveness of the proposed method. 展开更多
关键词 variable digital filter(VDF) field programmable gate array(FPGA) embedded micro-processor(EMP)
暂未订购 下载PDF
Synthesis of Nonlinear Control of Switching Topologies of Buck-Boost Converter Using Fuzzy Logic on Field Programmable Gate Array (FPGA) 认领 引用 被引量：1
2
作者 Johnson A. Asumadu Vaidhyanathan Jagannathan Arkhom Chachavalnanont 《Journal of Intelligent Learning Systems and Applications》 2010年第1期36-42,共7页
An intelligent fuzzy logic inference pipeline for the control of a dc-dc buck-boost converter was designed and built using a semi-custom VLSI chip. The fuzzy linguistics describing the switching topologies of the conv... An intelligent fuzzy logic inference pipeline for the control of a dc-dc buck-boost converter was designed and built using a semi-custom VLSI chip. The fuzzy linguistics describing the switching topologies of the converter was mapped into a look-up table that was synthesized into a set of Boolean equations. A VLSI chip–a field programmable gate array (FPGA) was used to implement the Boolean equations. Features include the size of RAM chip independent of number of rules in the knowledge base, on-chip fuzzification and defuzzification, faster response with speeds over giga fuzzy logic inferences per sec (FLIPS), and an inexpensive VLSI chip. The key application areas are: 1) on-chip integrated controllers;and 2) on-chip co-integration for entire system of sensors, circuits, controllers, and detectors for building complete instrument systems. 展开更多
关键词 Multi-Fuzzy Logic Controller (MFLC) Field Programmable Gate Array (FPGA) Buck-Boost Converter Boolean Look-Up Table Co-Integration
暂未订购 下载PDF
Novel Test Approach for Interconnect Resources in Field Programmable Gate Arrays 认领 引用
3
作者 Yong-Bo Liao Wen-Chang Li +1 位作者 Ping Li Ai-Wu Ruan 《Journal of Electronic Science and Technology》 CAS 2011年第1期85-89,共5页
A novel test approach for interconnect resources(IRs)in field programmable gate arrays(FPGA)has been proposed.In the test approach,SBs(switch boxes)of IRs in FPGA has been utilized to test IRs.Furthermore,configurable... A novel test approach for interconnect resources(IRs)in field programmable gate arrays(FPGA)has been proposed.In the test approach,SBs(switch boxes)of IRs in FPGA has been utilized to test IRs.Furthermore,configurable logic blocks(CLBs)in FPGA have also been employed to enhance driving capability and the position of fault IR can be determined by monitoring the IRs associated SBs.As a result,IRs can be scanned maximally with minimum configuration patterns.In the experiment,an in-house developed FPGA test system based on system-on-chip(SoC)hardware/software verification technology has been applied to test XC4000E family of Xilinx.The experiment results revealed that the IRs in FPGA can be tested by 6 test patterns. 展开更多
关键词 Configurable logic blocks configuretion pattern field programmable gate arrays,interconnect resources test switch box.
暂未订购 下载PDF
基于物理引导神经网络的PMSM速度控制算法及其FPGA实现 认领 引用 被引量：1
4
作者 谭会生 李焕斌 《半导体技术》 CAS 北大核心 2026年第4期352-364,共13页
为提高复杂工况下永磁同步电机(PMSM)动态响应性能和控制算法的执行速度,设计了一个基于物理引导的反向传播神经网络比例积分(PG-BPNN-PI)速度控制算法,并采用现场可编程门阵列(FPGA)结合硬件在环仿真方法进行验证。将PMSM物理模型的信... 为提高复杂工况下永磁同步电机(PMSM)动态响应性能和控制算法的执行速度,设计了一个基于物理引导的反向传播神经网络比例积分(PG-BPNN-PI)速度控制算法,并采用现场可编程门阵列(FPGA)结合硬件在环仿真方法进行验证。将PMSM物理模型的信息嵌入BPNN的反向传播过程中构造新的损失函数,使其梯度更新部分符合电机物理规律,以提高收敛速度;通过Simulink对PG-BPNN-PI速度控制算法进行算法级仿真;采用并行和流水线FPGA结构设计技术对该速度控制算法进行优化,并封装为PG-BPNN-PI IP核,进行功能仿真;最后,结合Simulink与FPGA完成硬件在环仿真验证。结果表明,在PG-BPNN-PI控制策略下,控制系统在稳态和动态响应性能等方面均表现优异;在FPGA时钟频率100 MHz下,执行一次迭代仅需0.46μs。 展开更多
关键词 永磁同步电机(PMSM) 速度控制 物理引导神经网络 现场可编程门阵列(FPGA) 转矩脉动
暂未订购 下载PDF
基于FPGA的脉冲Transformer硬件高能效加速器实现 认领 引用
5
作者 邹涛 项水英 +7 位作者 卢小峰 黄志权 侯悦 郭星星 张雅慧 郑凌 潘伟涛 郝跃 《物理学报》 SCIE EI CAS CSCD 北大核心 2026年第10期170-182,共13页
脉冲神经网络(spiking neural networks,SNNs)凭借低功耗、事件驱动和稀疏计算等特性,在动态视觉等任务中展现出显著潜力,但其算法优势在实际部署中仍受到传统计算架构的制约.为突破事件驱动计算在能效与延迟上的硬件瓶颈,本文针对Spikf... 脉冲神经网络(spiking neural networks,SNNs)凭借低功耗、事件驱动和稀疏计算等特性,在动态视觉等任务中展现出显著潜力,但其算法优势在实际部署中仍受到传统计算架构的制约.为突破事件驱动计算在能效与延迟上的硬件瓶颈,本文针对Spikformer模型开展算法与硬件协同优化,提出了一种基于现场可编程门阵列(field-programmable gate array,FPGA)的脉冲Transformer通用加速器架构.算法层面,通过卷积层与批归一化(batch normalization,BN)层融合以及量化感知训练,将Spikformer-1-384模型参数规模由15.92 MB压缩至原来的1/4,并将精度损失控制在1%以内.硬件层面,基于Verilog设计了面向脉冲数据流的可配置加速器,支持多时间步并行计算以及卷积、全连接、残差与注意力算子的灵活组合,并提升并行度与存储带宽利用效率.实验结果表明,在Xilinx Zynq UltraScale+MPSoC(xczu7ev-ffvc1156-2-i)平台上,该加速器在CIFAR-10数据集上时间步长4的端到端推理延迟约为53 ms,其中卷积特征提取与注意力模块计算时间分别为48 ms和4.634 ms;端到端系统功耗为7.181 W,对应能效达到2.63 FPS/W,整体性能与能效均优于Intel i9CPU;对于自注意力机制和前馈神经网络(multilayer perceptron,MLP)计算,较GPU和CPU分别加速1.70×和5.73×.本研究开源链接:http://gffzz2dafde4bebbe4bebs99kb09kpkwbw6x6b.ffgz.tsg.suse.edu.cn/FPGA_SpikingTransformer. 展开更多
关键词 脉冲神经网络 现场可编程门阵列 Transformer 高能效加速器
暂未订购 下载PDF
基于FPGA的宽带高频渔用声呐设计优化与实现 认领 引用
6
作者 程婧 王志俊 +1 位作者 张玉涛 李国栋 《声学技术》 CSCD 北大核心 2026年第2期410-415,共6页
针对宽带高频渔用声呐资源消耗量过大、硬件成本较高等问题,文章提出了一种基于现场可编程门阵列接收链路的优化方法。该方法首先对模数转换信号进行脉冲压缩,并对滤波器系数进行了加窗处理,然后将信号进行下混频处理,最后采用简易求模... 针对宽带高频渔用声呐资源消耗量过大、硬件成本较高等问题,文章提出了一种基于现场可编程门阵列接收链路的优化方法。该方法首先对模数转换信号进行脉冲压缩,并对滤波器系数进行了加窗处理,然后将信号进行下混频处理,最后采用简易求模的方式进行包络处理,从而有效减少了资源消耗。仿真结果表明,在不损失性能的前提下,优化后接收链路的信号处理方法相比优化前的块状随机存取存储器资源消耗减少约86%,乘法器资源消耗减少约80%。消声水池试验结果表明,该方法在2 m量程时可以分辨间距3 cm的两个物体。以该研究方法实现的声呐可应用于核电致灾生物预警、浅水域资源探测以及养殖网箱的生物监测等领域,具有重要的应用价值。 展开更多
关键词 现场可编程门阵列(FPGA) 渔用声呐 信号处理 脉冲压缩
暂未订购 下载PDF
基于FPGA的有源配电网高效实时仿真方法 认领 引用
7
作者 孙充勃 原凯 +3 位作者 宋毅 聂铭 万志伟 丁羽頔 《电力系统及其自动化学报》 CSCD 北大核心 2026年第6期38-45,共8页
针对大规模光伏、风机等分布式电源以及储能装置、电力电子设备等的广泛接入,有源配电网实时仿真存在计算复杂度高、速度慢的问题,提出基于现场可编程门阵列的有源配电网高效实时仿真方法。首先消除传统节点分析法计算流程中节点和支路... 针对大规模光伏、风机等分布式电源以及储能装置、电力电子设备等的广泛接入,有源配电网实时仿真存在计算复杂度高、速度慢的问题,提出基于现场可编程门阵列的有源配电网高效实时仿真方法。首先消除传统节点分析法计算流程中节点和支路之间的耦合计算,离线预处理与仿真步长无关的计算量,降低实时仿真复杂度。在此基础上,设计基于现场可编程门阵列的细粒度并行实时仿真架构,提出全局控制模块、历史量更新模块和电气量更新模块等核心模块硬件设计。最后,实现含详细建模光伏发电单元的配电网实时仿真,仿真步长为4μs,通过与PSCAD/EMTDC和传统硬件设计对比,验证了所提仿真方法与硬件设计的正确性与有效性。 展开更多
关键词 有源配电网 现场可编程门阵列 实时仿真 仿真架构 并行计算
暂未订购 下载PDF
基于FPGA的低照度图像增强算法的研究与实现 认领 引用
8
作者 肖剑 李志斌 +2 位作者 杨进 程鸿亮 胡欣 《计算机工程与科学》 CSCD 北大核心 2026年第1期98-107,共10页
针对深度学习等软件方法实现低照度图像增强算法时,计算量大且复杂、实时性差等问题,实现了一种便于部署到FPGA上的基于Retinex模型的改进的低照度图像增强算法。该算法首先将输入的低照度图像进行RGB色彩空间到YCbCr色彩空间的转换,取... 针对深度学习等软件方法实现低照度图像增强算法时,计算量大且复杂、实时性差等问题,实现了一种便于部署到FPGA上的基于Retinex模型的改进的低照度图像增强算法。该算法首先将输入的低照度图像进行RGB色彩空间到YCbCr色彩空间的转换,取空间中的Y分量作为初始照度分量对其进行自适应伽玛校正和双边滤波处理,提高初始照度分量亮度的同时实现对图像的降噪和对细节的增强,接着依据Retinex模型得到增强图像。将增强后的图像再次转换到YCbCr色彩空间,对Y分量进行多尺度细节增强后转换到RGB色彩空间,作为最终的增强结果输出。实验结果表明,将在FPGA上部署所提出的低照度图像增强算法和在MATLAB上进行算法仿真后的输出图像进行比较,两者的相似度指标SSIM接近1,肉眼很难分辨出两者的差别;在时钟频率为200 MHz时,处理一幅分辨率为1280×720的图像仅需约21 ms;将所提出的算法部署在国产某型号的FPGA上时资源占用率较低,功耗为3.357 W,满足低功耗要求,具有较大的实用意义和工程应用价值。 展开更多
关键词 图像增强 FPGA 自适应伽玛校正 双边滤波 多尺度细节增强
暂未订购 下载PDF
基于混合精度策略的LDLT矩阵分解FPGA加速器设计 认领 引用
9
作者 麦超云 柯晓鹏 +3 位作者 钟东洲 洪晓纯 陈潘荣 苏志远 《计算机应用》 CSCD 北大核心 2026年第4期1218-1226,共9页
针对对称正定矩阵分解算法在现场可编程门阵列(FPGA)上实现时常面临资源消耗大、计算精度与效率难以兼顾等问题,提出一种基于混合精度策略的LDLT分解加速结构。该结构在存储层面采用半精度数降低资源消耗,在计算层面使用单精度数保... 针对对称正定矩阵分解算法在现场可编程门阵列(FPGA)上实现时常面临资源消耗大、计算精度与效率难以兼顾等问题,提出一种基于混合精度策略的LDLT分解加速结构。该结构在存储层面采用半精度数降低资源消耗,在计算层面使用单精度数保障计算精度与数值稳定性。此外,构建多处理单元的并行流水结构,并引入双仲裁机制,以优化数据调度与内存访问过程。加速结构则部署于xczu4ev-sfvc784 FPGA平台上,并在4PE、8PE和16PE这3种并行配置下对4~256阶的对称正定矩阵进行实验。结果显示,所提结构的矩阵分解的计算结果相对误差均在10-3以内,与部分对比方法相比,该结构占用的LUTs资源减少了40%以上,而占用的DSP资源降低了70%。可见,该结构在保持计算精度的同时实现了低硬件开销,提升了吞吐量,具备良好的可扩展性和工程适应性。 展开更多
关键词 LDLT分解 混合精度策略 双仲裁机制 并行流水 现场可编程门阵列
暂未订购 下载PDF
基于FPGA的Kerr光孤子频率梳主动控制系统实现 认领 引用
10
作者 刘康琦 李晨虹 +3 位作者 曲明飞 王鹏飞 赵峰 康松柏 《波谱学杂志》 CAS 2026年第1期104-113,共10页
Kerr光孤子频率梳因具备毫米级尺寸、低阈值泵浦光功率等特点,是目前芯片级光频原子钟研究的热点技术之一.Kerr光孤子形成过程中腔内功率骤降,热效应引起的腔频漂移会显著缩短Kerr光孤子频率梳的寿命.目前已有孤子功率控制、Pound-Dreve... Kerr光孤子频率梳因具备毫米级尺寸、低阈值泵浦光功率等特点,是目前芯片级光频原子钟研究的热点技术之一.Kerr光孤子形成过程中腔内功率骤降,热效应引起的腔频漂移会显著缩短Kerr光孤子频率梳的寿命.目前已有孤子功率控制、Pound-Drever-Hall(PDH)锁频技术以及辅助激光模式等多种主动控制方法来长时稳定Kerr光孤子的研究报道,但是应用于这些方案的电子学控制系统研究则鲜有报道.本文开发一种基于现场可编程逻辑门阵列(Field-Programmable Gate Array,FPGA)的Kerr光孤子频率梳的主动控制系统,并通过孤子功率控制和PDH频率控制两种主动控制方法,分别在MgF2和CaF2微腔中实现了Kerr光孤子频率梳长时间稳定.该控制系统也可以用于其他微腔光梳平台(如Si3N4、AlN、SiO2)的Kerr光孤子频率梳产生与稳定. 展开更多
关键词 Kerr光孤子频率梳 主动控制 现场可编程逻辑门阵列
暂未订购 下载PDF
分块矩阵转置研究与FPGA逻辑设计 认领 引用
11
作者 吴长瑞 蒋景红 徐建清 《计算机工程》 CAS CSCD 北大核心 2026年第8期203-209,共7页
矩阵转置是数字信号处理中的基础关键操作,广泛应用于阵列信号处理、频谱分析、信号滤波与信号识别等领域。传统的矩阵转置方法由于算法复杂、处理时间长、效率不高等问题,已经逐渐不能满足现代信号处理系统对高性能的需求。为解决上述... 矩阵转置是数字信号处理中的基础关键操作,广泛应用于阵列信号处理、频谱分析、信号滤波与信号识别等领域。传统的矩阵转置方法由于算法复杂、处理时间长、效率不高等问题,已经逐渐不能满足现代信号处理系统对高性能的需求。为解决上述问题,本文提出一种基于现场可编程门阵列(FPGA)与第三代双倍数据率同步动态随机存取存储器(DDR3 SDRAM)的分块矩阵转置方法。该方法的核心在于优化数据映射方式和访问模式,通过将转置过程中的效率瓶颈分散到读写两个环节,有效提高了转置效率。具体来说,该方法利用FPGA的高速并行处理能力,结合DDR3 SDRAM的高速存储特性,实现了对大型矩阵的快速转置。同时采用两片DDR3 SDRAM形成乒乓结构,一块用于读取原矩阵数据,另一块用于写入转置后的数据,从而实现矩阵的实时流水转置。硬件平台实测结果表明,该方法对于处理非2的整数次幂的M×N大型矩阵转置问题具有显著的效果;相比于分布式存储矩阵转置算法,这种方法不受矩阵规模的限制,适用于任意大型矩阵的转置,且易于实现,转置效率达到90%。 展开更多
关键词 矩阵转置 第三代双倍数据率同步动态随机存取存储器 跨行访问 现场可编程门阵列 分块存储
暂未订购 下载PDF
Qt协调国产FPGA的逻辑层动态调度图像系统 认领 引用
12
作者 谢家兴 李东峻 +3 位作者 周欣红 莫汉东 罗洋 刘洪山 《电子测量技术》 北大核心 2026年第1期207-215,共9页
针对图像处理系统灵活性不足与智能化水平待提升的问题,本研究致力于克服国产FPGA动态重构领域存在的技术瓶颈,提出了一个逻辑层动态调度图像系统。该系统基于上海安路科技公司PH1A90 FPGA芯片与Qt框架进行开发,基于逻辑层动态调度原理... 针对图像处理系统灵活性不足与智能化水平待提升的问题,本研究致力于克服国产FPGA动态重构领域存在的技术瓶颈,提出了一个逻辑层动态调度图像系统。该系统基于上海安路科技公司PH1A90 FPGA芯片与Qt框架进行开发,基于逻辑层动态调度原理通过智能上位机控制模块可实现近似于DPR的全链路动态调度行为。实验结果表明,本研究实现了Qt上位机与PH1A90 FPGA的软硬件协同,完成了四接口异构输入、双传感器协同成像、算法处理链配置与22种ISP动态处理算法,并通过HDMI输出1080P@60 fps视频流,验证了接口、流程以及算法上的逻辑层动态调度能力与国产芯片的工业级可靠性,推动我国智能安防、工业检测等领域的自主可控进程。 展开更多
关键词 现场可编程门阵列 Qt框架 图像处理技术 逻辑层动态调度 软硬件协同 人机交互
暂未订购 下载PDF
一种应用于视觉导航的轻量级FPGA图像预处理加速器方案 认领 引用
13
作者 薛仁魁 张杰 +2 位作者 李斌 李萌 吴洋 《中国科学院大学学报（中英文）》 CAS CSCD 北大核心 2026年第2期277-287,共11页
针对视觉导航图像前端的加速处理需求,提出一种基于轻量级、低成本FPGA的图像预处理加速器方案。该方案通过高效的流水线设计以及并行处理技术集成直方图均衡化、FAST特征点检测及多源传感器数据时间同步等关键功能,解决了在有限硬件资... 针对视觉导航图像前端的加速处理需求,提出一种基于轻量级、低成本FPGA的图像预处理加速器方案。该方案通过高效的流水线设计以及并行处理技术集成直方图均衡化、FAST特征点检测及多源传感器数据时间同步等关键功能,解决了在有限硬件资源下实现多功能集成、满足实时性要求、平衡成本与性能、多源传感器信息时间同步,以及实现软硬件协同设计等技术难点。该方案基于Xilinx公司Zynq-7000系列轻量级FPGA实现,在实现低成本的同时大大降低了图像处理延迟。当FPGA以160 MHz的频率运行时,对于1280×720的图像可实现150帧/s的处理速度,提供了一种低成本、高性能的视觉导航图像前端加速解决方案。 展开更多
关键词 图像加速器 直方图均衡化 特征点提取 时间同步 视觉导航 现场可编程门阵列(FPGA)
暂未订购 下载PDF
一种动态精准的Flash型FPGA内核电源控制技术 认领 引用
14
作者 马金龙 潘乐乐 +2 位作者 韦文勋 江少祥 于宗光 《半导体技术》 CAS 北大核心 2026年第3期263-269,共7页
为满足Flash型现场可编程门阵列(FPGA)在多工作模式下内核电源供电的安全性与可靠性需求,设计并实现了一种Flash型FPGA内核电源控制逻辑电路。该电路利用Flash器件的非易失特性集成状态记忆模块,精准识别FPGA的5种工作状态。通过动态控... 为满足Flash型现场可编程门阵列(FPGA)在多工作模式下内核电源供电的安全性与可靠性需求,设计并实现了一种Flash型FPGA内核电源控制逻辑电路。该电路利用Flash器件的非易失特性集成状态记忆模块,精准识别FPGA的5种工作状态。通过动态控制JD7节点电平,实现了内核电源的精准管理与电气隔离:在非用户模式下将JD7置为电源电压VCC,以消除信号冲突风险;在用户模式下切换为GND,建立完整的电源回路。电路在一款60万门规模的Flash型FPGA中集成验证,测试结果表明,在55~125℃范围内及±5%电源电压波动条件下,全片擦除后静态电流低至1 mA,用户模式下功能正确。本研究为高可靠Flash型FPGA提供了一种有效的内核电源管理解决方案,显著提升了芯片的鲁棒性。 展开更多
关键词 Flash型现场可编程门阵列(FPGA) 内核电源供电 电源控制电路 非易失存储 高可靠性
暂未订购 下载PDF
天熠操作系统下基于FPGA的串行通信驱动实现 认领 引用
15
作者 刘丽霞 张剑坤 +2 位作者 陈婧 董博 李之乾 《计算机工程与设计》 北大核心 2026年第4期983-990,共8页
RS422总线因强抗干扰、高速通信能力、通信距离较远的优点,使其在通信领域应用较广,为了推进RS422功能在国产天熠操作系统下的应用,研究了FPGA实现RS422通信的优点,分析和实现了在天熠操作系统下的RS422通信功能的驱动,在中断处理函数... RS422总线因强抗干扰、高速通信能力、通信距离较远的优点,使其在通信领域应用较广,为了推进RS422功能在国产天熠操作系统下的应用,研究了FPGA实现RS422通信的优点,分析和实现了在天熠操作系统下的RS422通信功能的驱动,在中断处理函数中使用了软件缓存,并设计使用查询软件缓存状态方式触发接收数据事件通知,解决了通信中可能存在的丢包问题。实验结果证实了设计的驱动功能可靠,性能稳定。为进一步推广和扩展国产天熠操作系统使用范围提供参考和支撑。 展开更多
关键词 同步通信 异步通信 驱动 天熠操作系统 现场可编程门阵列 事件通知机制 中断处理
暂未订购 下载PDF
面向调制格式识别的稀疏CNN FPGA加速器设计 认领 引用
16
作者 孔一卜 黎海文 +1 位作者 曾庆辉 陆叶 《光通信技术》 北大核心 2026年第2期103-108,共6页
为在逻辑与功耗资源受限的嵌入式场景中实现高效的调制格式识别,设计了一种面向调制格式识别的稀疏卷积神经网络(CNN)现场可编程门阵列(FPGA)的加速器。首先对基准CNN模型进行非结构化剪枝、8比特动态定点量化与层融合,显著压缩模型规模... 为在逻辑与功耗资源受限的嵌入式场景中实现高效的调制格式识别,设计了一种面向调制格式识别的稀疏卷积神经网络(CNN)现场可编程门阵列(FPGA)的加速器。首先对基准CNN模型进行非结构化剪枝、8比特动态定点量化与层融合,显著压缩模型规模;随后设计基于ABM-SpConv算法的硬件加速架构,采用权重编码与单写多读缓存结构,优化并行卷积与数据访问效率。实验结果表明:在XC7A200 FPGA平台上,该设计以1.455 W的片上功耗实现90.2%的平均识别精度,每帧处理时间为142.48μs,能效比达0.232 GOP/(s·W-1),优于同任务下的中央处理器(CPU)与图形处理器(GPU)平台。 展开更多
关键词 卷积神经网络 加速器 现场可编程门阵列 调制格式识别
暂未订购 下载PDF
基于FPGA实现的等效型SVPWM算法的研究 认领 引用
17
作者 刘祥洋 徐海 +1 位作者 李浩宇 宿月 《电力电子技术》 2026年第4期108-114,共7页
本文针对等效型空间矢量脉宽调制(space vector pulse width modulation,SVPWM)的算法实现进行了深入研究。分析了对称规则采样的实现方法,并在对称规则采样思想的基础上,提出了等效型SVPWM的实现思路,推导了等效型SVPWM算法的实现过程... 本文针对等效型空间矢量脉宽调制(space vector pulse width modulation,SVPWM)的算法实现进行了深入研究。分析了对称规则采样的实现方法,并在对称规则采样思想的基础上,提出了等效型SVPWM的实现思路,推导了等效型SVPWM算法的实现过程。采用Simulink建模和现场可编程门阵列(field-programmable gate array,FPGA)代码转化的程序实现方案,大大缩短了算法的设计周期。通过Simulink仿真验证了等效型SVPWM算法的正确性。基于单片FPGA实现了等效型SVPWM算法的高速运算。搭建了硬件实验平台,在100 kHz开关频率下实现了基于SVPWM算法控制的三相逆变,验证了等效型SVPWM在高频环境下的实用性。 展开更多
关键词 等效型空间矢量脉宽调制 现场可编程门阵列 三相逆变 代码转化 对称规则采样
暂未订购 下载PDF
基于FPGA的高精度瞬断时间测量技术 认领 引用
18
作者 赵训波 魏武 《电子质量》 2026年第7期19-23,共5页
针对航空航天等领域电连接器瞬断时间的高精度检测需求,提出了一种基于现场可编程门阵列(FPGA)数字时钟相位内插技术的高精度测量方法。该方法通过FPGA内置锁相环(PLL)生成4路频率为250 MHz、相位差为90°的异相时钟,并行计数被测... 针对航空航天等领域电连接器瞬断时间的高精度检测需求,提出了一种基于现场可编程门阵列(FPGA)数字时钟相位内插技术的高精度测量方法。该方法通过FPGA内置锁相环(PLL)生成4路频率为250 MHz、相位差为90°的异相时钟,并行计数被测信号上升沿至下降沿的周期,结合数字内插算法将单时钟周期细分为4个等效相位区间,实现1 ns时间分辨率。实验结果表明,该测量算法在FPGA平台上的测量误差不超过±1 ns,分辨率达1 ns。研究验证了该方法在ns级瞬断检测中的有效性,能够为高可靠电连接器瞬断特性检测提供技术支撑,对提升关键电子元件可靠性的评估准确性具有重要工程价值。 展开更多
关键词 电连接器 瞬断时间 现场可编程门阵列 数字时钟相位内插
暂未订购 下载PDF
面向双馈风电场站的发电单元FPGA并行仿真方法 认领 引用 被引量：1
19
作者 陈建昌 许建中 +2 位作者 刘逸凡 夏仕伟 赵成勇 《中国电机工程学报》 EI CSCD 北大核心 2026年第4期1582-1591,I0024,共10页
大规模双馈风电场作为实现我国“双碳”目标的陆上风电主力,其高比例电力电子设备的接入对电力系统电磁暂态高精度仿真技术提出日益严苛的要求,面向上百台发电单元的双馈场站全拓扑精细化微秒级仿真研究仍相对空白。基于现场可编程门阵... 大规模双馈风电场作为实现我国“双碳”目标的陆上风电主力,其高比例电力电子设备的接入对电力系统电磁暂态高精度仿真技术提出日益严苛的要求,面向上百台发电单元的双馈场站全拓扑精细化微秒级仿真研究仍相对空白。基于现场可编程门阵列(field programmable gate array,FPGA)微秒级小步长并行仿真能力,提出一种面向双馈风电场站的发电单元FPGA并行仿真方法。首先,进行双馈感应电机微秒级高并行度离散化建模与换流器受控源建模;接着,对节点导纳矩阵分块降维以实现发电单元内部分网并行,并从整体电路解算层面提出单元级并行仿真框架;最后,考虑实时数字仿真器(real time digital simulator,RTDS)与FPGA仿真平台特点,分配发电单元的微秒级小步长仿真任务并搭建联合仿真硬件框架;通过对比RTDS标准模型与RTDS+FPGA联合仿真模型,验证所提并行仿真方法的准确性。 展开更多
关键词 双馈风电场 发电单元 微秒级小步长 并行仿真方法 RTDS+FPGA联合仿真
暂未订购 下载PDF
Implementation of Dynamic Matrix Control on Field Programmable Gate Array 认领 引用 被引量：1
20
作者 兰建 李德伟 +1 位作者 杨楠 席裕庚 《Journal of Shanghai Jiaotong university(Science)》 EI 2011年第4期441-446,共6页
High performance computer is often required by model predictive control(MPC) systems due to the heavy online computation burden.To extend MPC to more application cases with low-cost computation facilities, the impleme... High performance computer is often required by model predictive control(MPC) systems due to the heavy online computation burden.To extend MPC to more application cases with low-cost computation facilities, the implementation of MPC controller on field programmable gate array(FPGA) system is studied.For the dynamic matrix control(DMC) algorithm,the main design idea and the implemental strategy of DMC controller are introduced based on a FPGA’s embedded system.The performance tests show that both the computation efficiency and the accuracy of the proposed controller can be satisfied due to the parallel computing capability of FPGA. 展开更多
关键词 model predictive control(MPC) dynamic matrix control(DMC) quadratic programming(QP) active set programmable logic device field programmable gate array(FPGA)
暂未订购 下载PDF
已选0条
引用分析
参考文献
引证文献
 统计分析
检索结果
已选文献
上一页 1 2 … 173 下一页 到第 页
在线咨询 使用帮助 返回顶部 意见反馈